A Z-Angle Memory (ZAM), desenvolvida pela Intel em parceria com a SoftBank, é um novo padrão de memória de alta largura de banda e alta capacidade que alcança 5,3 TB/s por pilha e oferece o dobro da largura de banda da HBM4, com previsão de entrada em produção entre 2028 e 2030.
Os primeiros detalhes técnicos da arquitetura serão apresentados no VLSI Symposium 2026 pela Intel e pela SAIMEMORY, subsidiária da SoftBank.
As empresas já anteciparam algumas especificações que posicionam a ZAM como uma alternativa direta à memória de alta largura de banda (High Bandwidth Memory, ou HBM) no segmento de aceleradores de inteligência artificial (IA) e unidades de processamento gráfico (GPUs).
Arquitetura de empilhamento vertical e controlador lógico unificado
O design demonstrado utiliza um empilhamento de 9 camadas, com 8 pilhas de DRAM e um substrato de silício de 3 mícrons entre cada camada. O substrato principal abriga um único controlador lógico que gerencia todas as 9 camadas de DRAM, eliminando a necessidade de múltiplos controladores distribuídos.
Três camadas principais de TSV (Through-Silicon-Via) concentram 13,7 mil caminhos de interconexão que operam com ligação híbrida.
Cada camada entrega 1,125 GB, totalizando 10 GB por pilha e 30 GB no pacote completo. A pilha ZAM mede 171 mm² (15,4 x 11,1 mm) e atinge densidade de 0,25 Tb/s de largura de banda por mm².
Comparativo de densidade e consumo energético entre ZAM e HBM
A HBM é atualmente o padrão preferencial para aceleradores de IA de alto desempenho, mas enfrenta limitações estruturais conforme a escala aumenta.
O calor acumulado nas camadas de fiação e o consumo elevado de energia são os principais gargalos apontados nos projetos que dependem dessa tecnologia.
A ZAM resolve três áreas centrais com sua construção vertical: alta densidade, largura de banda ampla e menor consumo energético. A dissipação térmica abre mão de atravessar a camada de fiação, reduzindo o acúmulo de calor observado nos módulos HBM convencionais.
| Vantagem técnica | Especificação da ZAM |
|---|---|
| Densidade de largura de banda | ~0,25 Tb/s/mm² |
| Consumo de energia | Otimizado para baixa transferência de dados |
| Dissipação térmica | Arquitetura vertical sem passagem pela camada de fiação |
| Empilhamento | 9 ou mais camadas com silício de 3 μm por camada e TSV via-in-one |
| Conectividade | Entrada e saída sem fio acoplada por campo magnético com ligação avançada para escalabilidade |
Projeção de desempenho frente à HBM4 e HBM4E
A ZAM rivaliza diretamente com o padrão HBM4E, cuja chegada ao mercado não está prevista antes do próximo ano. A largura de banda da ZAM representa o dobro da HBM4 atual, a colocando como concorrente no mesmo segmento de memórias voltadas para cargas de trabalho de IA generativa.
O empacotamento 3.5D foi o caminho escolhido para consolidar o design tridimensional denso da ZAM.
Essa tecnologia combina camadas verticais e horizontais em um único substrato, integrando a pilha de memória de alta largura de banda, trilhas de alimentação e aterramento (Power/Ground), fotônica de silício (SiPh) e entrada e saída legada (Legacy IO).
Leia mais
- Gigabyte anuncia suporte a memórias econômicas HUDIMM em suas placas Intel
- Drivers da Intel permite dedicar até 93% da memória do sistema para Arc Pro
- SK Hynix valida memória HBM com 12 camadas e acelera corrida pelo HBM4
Disponibilidade e próximos marcos
A Intel e a SoftBank projetam o horizonte de 2028 a 2030 para a produção em escala da ZAM. A demonstração prática no VLSI Symposium 2026 representa o próximo passo para validar a arquitetura; contudo, a adoção real no mercado de IA depende da utilidade em aceleradores e GPUs que operem em ambientes de produção com cargas massivas de dados.
E aí? O que achou da novidade? Compartilhe o seu ponto de vista nesta publicação e continue acompanhando o Adrenaline!
